

Chương 7

- Kỹ thuật phân trang (paging)
- Kỹ thuật phân đoạn (segmentation)
- Segmentation with paging

Kỹ thuật phân trang (1/3)

- Kỹ thuật *phân trang* (paging) cho phép không gian địa chỉ vật lý (physical address space) của một process có thể **không** liên tục nhau.
- Bộ nhớ thực được chia thành các khối cố định và có kích thước bằng nhau gọi là *frame*.
 - Thông thường kích thước của frame là lũy thừa của 2, từ khoảng 512 byte đến 16 MB.
- *Bộ nhớ luận lý* (logical memory) hay *không gian địa chỉ luận lý* là tập mọi địa chỉ luận lý của quá trình.
 - Địa chỉ luận lý có thể được quá trình sinh ra bằng cách dùng indexing, base register, segment register,...

Kỹ thuật phân trang (2/3)

- Bộ nhớ luân lý cũng được chia thành các khối cố định có cùng kích thước gọi là *trang nhớ* (page).
- Frame và trang nhớ có kích thước bằng nhau.
- Hệ điều hành phải thiết lập một *bảng phân trang* (page table) để ánh xạ địa chỉ luân lý thành địa chỉ thực
 - Mỗi process được cấp phát một bảng phân trang
 - Thiết lập bảng phân trang cho process là một phần của chuyển ngữ cảnh
- Kỹ thuật phân trang khiến bộ nhớ bị phân mảnh nội, nhưng khắc phục được phân mảnh ngoại.

Kỹ thuật phân trang (3/3)

0	0
1	1
2	2
3	3

Process A
page table

0	—
1	—
2	—

Process B
page table

0	7
1	8
2	9
3	10

Process C
page table


0	4
1	5
2	6
3	11
4	12

Process D
page table

13
14

Free frame
list

page
number




logical memory

0	1
1	4
2	3
3	5

page table


frame
number



physical memory


Chuyển đổi địa chỉ trong paging

- Địa chỉ luận lý gồm có:
 - *Page number*, p , là chỉ mục (index) vào bảng phân trang. Mỗi mục (entry) trong bảng phân trang chứa chỉ số frame (còn gọi là số frame cho gọn) chứa trang tương ứng trong bộ nhớ thực.
 - *Page offset*, d , được kết hợp với *địa chỉ nền* (base address) của frame để định vị địa chỉ thực.
- Nếu kích thước của không gian địa chỉ ảo là 2^m và kích thước của trang là 2^n (byte hay word tùy theo kiến trúc máy)



Bảng phân trang sẽ có tổng cộng $2^m / 2^n = 2^{m-n}$ mục


Paging hardware



Nếu kích thước của bộ nhớ thực là 2^l (byte), thì mỗi mục của bảng phân trang có $l - n$ bit

Chuyển đổi địa chỉ nhớ trong paging

- Ví dụ:



Hiện thực bảng phân trang (1)

- Bảng phân trang được giữ trong bộ nhớ chính
 - Mỗi process được cấp một bảng phân trang
 - Thanh ghi *page-table base* (PTBR) trỏ đến bảng phân trang
 - Thanh ghi *page-table length* (PTLR) biểu thị kích thước của bảng phân trang (có thể được dùng trong cơ chế bảo vệ bộ nhớ)

Hiện thực bảng phân trang (2)

- Mỗi truy cập dữ liệu/lệnh cần **hai** thao tác truy xuất vùng nhớ
 1. Dùng page number p làm index để truy xuất mục trong bảng phân trang nhằm lấy số frame
 2. Dùng page offset d để truy xuất dữ liệu/lệnh trong frame
- Do đó, thường dùng một **cache phần cứng** có tốc độ truy xuất và tìm kiếm cao, gọi là *thanh ghi kết hợp* (associative register) hoặc *translation look-aside buffers* (TLBs)

Associative register

- Là thanh ghi hỗ trợ tìm kiếm truy xuất dữ liệu với **tốc độ cực nhanh**, còn gọi là TLB.

Page number	Frame number

Số mục của TLB
khoảng $8 \div 2048$

TLB là cache của
bảng phân trang


Khi có chuyển ngữ
cảnh, TLB bị xóa

Khi TLB đầy, thay
thế mục dùng LRU

Ánh xạ page number

- Nếu page number nằm trong TLB (“hit”, **trúng**) \Rightarrow lấy ngay được frame number \Rightarrow tiết kiệm được việc truy cập bộ nhớ để lấy frame number từ bảng phân trang.
- Ngược lại (“miss”, **trật**), phải lấy frame number từ bảng phân trang như bình thường.

Paging hardware với TLB



Đánh giá hiệu năng của TLB (1/2)

Tính thời gian truy xuất hiệu dụng (Effective access time, EAT)

- Thời gian tìm kiếm trong TLB: ε
- Thời gian một chu kỳ truy xuất bộ nhớ: x
- *Hit ratio α* : tỉ số giữa số lần page number được tìm thấy (hit) trong TLB và số lần truy xuất khởi nguồn từ CPU
 - $0 \leq \alpha \leq 1$
- Tính thời gian cần thiết để truy xuất ô nhớ:
 - Khi page number có trong TLB (“hit”) $\varepsilon + x$
 - Khi page number không có trong TLB (“miss”) $\varepsilon + x + x$
- *Thời gian truy xuất hiệu dụng*

$$\begin{aligned} EAT &= (\varepsilon + x)\alpha + (\varepsilon + 2x)(1 - \alpha) \\ &= (2 - \alpha)x + \varepsilon \end{aligned}$$

Đánh giá hiệu năng của TLB (2/2)

■ Giả sử (đơn vị thời gian: nano giây)

- Tìm trong TLB = 20
- Memory access = 100

■ Ví dụ 1

- Hit ratio = 0,8
- EAT = $(100 + 20) \times 0,8 + (200 + 20) \times 0,2$
 $= 1,2 \times 100 + 20$
 $= 140$


■ Ví dụ 2

- Hit ratio = 0,98
- EAT = $(100 + 20) \times 0,98 + (200 + 20) \times 0,02$
 $= 1,02 \times 100 + 20$
 $= 122$

Bảo vệ bộ nhớ

- Việc bảo vệ bộ nhớ được hiện thực bằng cách gắn với frame các *bit bảo vệ* (protection bit) được giữ trong bảng phân trang. Các bit này biểu thị các thuộc tính sau
 - read-only, read-write, execute-only
- Ngoài ra, còn có một *valid bit* gắn với mỗi mục trong bảng phân trang
 - “**valid**”: cho biết là trang của process, do đó là một trang hợp lệ.
 - “**invalid**”: cho biết là trang không của process, do đó là một trang bất hợp lệ.

Bảo vệ bằng valid bit



- Mỗi trang nhớ có kích thước $2K = 2048$
- Process có kích thước $10.468 \Rightarrow$ phân mảnh nội ở frame 9 (chứa page 5), các địa chỉ ảo > 12287 là các địa chỉ invalid.
- Dùng PTLR để kiểm tra truy xuất đến bảng phân trang có nằm trong bảng hay không.

Bảng phân trang 2 mức (1/5)


- Các hệ thống hiện đại đều hỗ trợ không gian địa chỉ ảo rất lớn (2^{32} đến 2^{64}), ở đây giả sử là 2^{32}
 - Giả sử kích thước trang nhớ là 4 KB (= 2^{12})
⇒ bảng phân trang sẽ có $2^{32}/2^{12} = 2^{20} = 1$ M mục.
 - Giả sử mỗi mục gồm 4 byte thì mỗi process cần 4 MB cho bảng phân trang ☹
- Một giải pháp là, thay vì dùng một bảng phân trang duy nhất cho mỗi process, “paging” bảng phân trang này, và chỉ sinh những bảng phân trang cần thiết → *bảng phân trang 2 mức* (two-level page table).

Bảng phân trang 2 mức (2/5)

Ví dụ


- Một địa chỉ luận lý trên hệ thống 32-bit với trang nhớ 4K được chia thành các phần sau:

- Page number: 20 bit
 - Nếu mỗi mục dài 4 byte
⇒ Cần 2^{20} 4 byte = 4 MB cho mỗi page table
- Page offset: 12 bit



- Bây giờ, bảng phân trang cũng được chia nhỏ nên page number cũng được chia nhỏ thành 2 phần, vd

- 10-bit page number
- 10-bit page offset




10 bit 10 bit 12 bit

- Vì vậy, một địa chỉ luận lý sẽ như hình vẽ bên

p_1 : chỉ số của mục trong *bảng phân trang mức 1* (outer-page table)
 p_2 : chỉ số của mục trong *bảng phân trang mức 2*


Bảng phân trang 2 mức (3/5)



- Có 2^{n_1} mục trong bảng phân trang mức 1
- Mỗi bảng phân trang mức 2 chứa 2^{n_2} mục

Bảng phân trang 2 mức (4/5)

- Sơ đồ chuyển đổi địa chỉ (address-translation scheme) cho kỹ thuật phân trang 2 mức, với 32-bit địa chỉ



Bảng phân trang 2 mức (5/5)

- Bảng phân trang 2 mức giúp tiết kiệm bộ nhớ:
 - Vùng màu đỏ tương ứng với phần chưa được sử dụng của không gian địa chỉ ảo.
 - Các mục màu đỏ được đánh dấu là không có frame; khi cần thiết, OS sẽ tạo thêm bảng phân trang mức 2 mới.





Fig from Gottlieb

Bảng phân trang đa mức

- Ví dụ: Không gian địa chỉ luận lý 64-bit với trang nhớ 4K
 - Bảng phân trang 2-mức vẫn còn quá lớn! Tương tự bảng phân trang 2 mức, ta có bảng phân trang 3, 4,..., n mức




- Tiết kiệm chỗ trong bộ nhớ chính bằng cách chỉ sinh các bảng phân trang mà process cần.

Bảng phân trang băm (1/2)

- Dùng kỹ thuật băm để giảm không gian bảng phân trang
 - Phổ biến trong các hệ thống có địa chỉ lớn hơn 32 bit.
- Để giải quyết dung độ, mỗi mục của bảng băm được gắn một danh sách liên kết. Mỗi phần tử của danh sách là một cặp (**chỉ số trang**, **chỉ số frame**).
 - Chỉ số trang được biến đổi qua hàm băm thành một *hashed value*. Cặp (chỉ số trang, chỉ số frame) sẽ được lưu vào danh sách liên kết tại mục có chỉ số là hashed value.


Bảng phân trang băm (2/2)

- **Giải thuật tìm trang:** Chỉ số trang được biến đổi thành hashed value. Hashed value là chỉ số của mục cần truy cập trong bảng băm. Sau đó, tìm trong danh sách liên kết phần tử chứa chỉ số trang để trích ra được chỉ số frame tương ứng.




Chia sẻ các trang nhớ

Process 1




0	3
1	4
2	6
3	1


Process 2



0	3
1	4
2	6
3	7



Process 3




Bộ nhớ thực

Phân đoạn (1/3)

- Dưới góc nhìn của user, một chương trình cấu thành từ nhiều đơn vị luận lý gọi là *đoạn* (segment)
 - main program, procedure, function
 - local variables, global variables, common block, stack, symbol table, arrays,...

User view của một chương trình


- Thông thường, một chương trình được biên dịch. **Trình biên dịch sẽ tự động xây dựng các segment.**
- Ví dụ, trình biên dịch Pascal sẽ tạo ra các segment
 - Global variables
 - Procedure call stack
 - Procedure/function code
 - Local variable
- Trình loader sẽ gán mỗi segment một số định danh riêng.



Phân đoạn (2/3)

- Kỹ thuật *phân đoạn* (segmentation) quản lý bộ nhớ có hỗ trợ user view
 - *Không gian địa chỉ ảo* là một tập các đoạn, mỗi đoạn có tên và kích thước riêng.
 - Một địa chỉ luận lý được định vị bằng tên đoạn và độ dời (offset) bên trong đoạn đó (so sánh với phân trang!)
 - Cho phép không gian địa chỉ vật lý cấp cho process có thể **không** liên tục nhau.


Phân đoạn (3/3)



Hiện thực phân đoạn


- *Địa chỉ luận lý* là một cặp
(segment number, offset)
- *Bảng phân đoạn* (segment table): gồm nhiều mục, mỗi mục chứa
 - limit, xác định kích thước của segment
 - base, chứa địa chỉ khởi đầu của segment trong bộ nhớ
- *Segment-table base register* (STBR): trỏ đến vị trí bảng phân đoạn trong bộ nhớ
- *Segment-table length register* (STLR): số lượng segment của chương trình
⇒ Một chỉ số segment s là hợp lệ nếu $s < \text{STLR}$

Một ví dụ về phân đoạn




	limit	base
0	1000	1400
1	400	6300
2	400	4300
3	1100	3200
4	1000	4700

segment table




physical memory space

Phần cứng hỗ trợ phân đoạn




Chuyển đổi địa chỉ trong kỹ thuật phân đoạn


■ Ví dụ



Chia sẻ các đoạn



logical address space
process P_1




logical address space
process P_2

	limit	base
0	25286	43062
1	4425	68348

segment table
process P_1

	limit	base
0	25286	43062
1	8850	90003

segment table
process P_2



physical memory

Kết hợp phân trang và phân đoạn (1/2)

- Kết hợp phân trang và phân đoạn nhằm tận dụng các ưu điểm và hạn chế các khuyết điểm của chúng:
 - Vấn đề của phân đoạn: một đoạn có thể không nạp được vào bộ nhớ do phân mảnh ngoại, mặc dù đủ không gian trống.
 - Ý tưởng giải quyết: paging đoạn, cho phép các page của đoạn được nạp vào các frame không cần nằm liên tục nhau.

Kết hợp phân trang và phân đoạn (2/2)

- Có nhiều cách kết hợp. Một cách đơn giản là *segmentation with paging*


Mỗi process sẽ được cấp:

- Một bảng phân đoạn
- Nhiều bảng phân trang: mỗi đoạn có một bảng phân trang


Một *địa chỉ luận lý* (địa chỉ ảo) bao gồm:

- *segment number*: là chỉ số của một mục trong bảng phân đoạn, mục này chứa địa chỉ nền (base address) của bảng phân trang cho đoạn đó
- *page number*: là chỉ số của một mục trong bảng phân trang, mục này chứa chỉ số frame trong bộ nhớ thực
- *offset*: độ dời của vị trí nhớ trong frame nói trên.


Segmentation with paging (1/3)



Segmentation with paging (2/3)



Segmentation with paging (3/3)



- Segment base: địa chỉ thực của bảng phân trang
- present (hay valid) bit và modified bit chỉ tồn tại trong bảng phân trang
- Các thông tin bảo vệ và chia sẻ vùng nhớ thường nằm trong bảng phân đoạn
 - Ví dụ: read-only/read-write bit,...